Bild 1 von 1

Standardbild

Phased Array Ultrasonic Testing of Dissimilar Metal Welds using Geometric based - Bild 1 von 1

Phased Array Ultrasonic Testing of Dissimilar Metal Welds using Geometric based Referencing Delay Law Technique von Tae Young Han (2014, Taschenbuch)

buch-mimpf (19990)

100% positive Bewertungen

Preis:

€ 34,80

(inkl. MwSt.)

Kostenloser Versand

Lieferung ca. Mo, 12. Mai - Do, 15. Mai

Rücknahme:

1 Monat Rückgabe. Käufer zahlt Rückversand. Wenn Sie ein eBay-Versandetikett verwenden, werden die Kosten dafür von Ihrer Rückerstattung abgezogen. Für eBay Plus-Mitglieder ist der Rückversand im Inland kostenlos. Mehr erfahren.

Artikelzustand:

Neu

Titel: Phased Array Ultrasonic Testing of Dissimilar Metal Welds using Geometric based Referencing Delay Law Technique, Einband: Taschenbuch, Autor: Tae Young Han, Verlag: Tudpress Verlag Der Wissenschaften Gmbh, Tudpress Verlag Der Wissenschaften Gmbh, Sprache: Englisch, Seiten: 164, Maße: 210x148x11 mm, Gewicht: 247 g, Verkäufer: buch-mimpf.

Sammeln Sie 35 Punkte | Mehr erfahrenzu eBay Plus-Punkten - wird in neuem Fenster oder Tab geöffnet

Über dieses Produkt

Produktinformation

Heterogeneous multiprocessor systems-on-chip (MPSoCs) are key components of modern electronic systems. Future MPSoCs feature a globally asynchronous locally synchronous (GALS) clocking architecture and advanced power management functionality, as for example fine-grained ultra-fast dynamic voltage and frequency scaling (DVFS). Data is transmitted between system cores using high-speed serial links within a packet based network-on-chip (NoC). In this work concepts and circuits for local clock generation in heterogeneous GALS MPSoCs are developed with special focus on the clocking demands of power management and NoC. The clock generators are to be instantiated individually per processor core. For this purpose ultra compact all digital phaselocked loop (ADPLL) frequency synthesizers are developed that provide low jitter clocks, allow fast lock-in and enable instantaneous changes of the output clock frequency. The circuits are implemented in 65nm and 28nm CMOS technologies.